生活在信息時代的我們，處處都可以享受到數字構成的虛擬世界帶給我們的方便快捷。在這片繁榮的景象背后，連通虛擬與現實世界的不可或缺的橋梁紐帶就是
模數轉換器ADC（Analog-to-digitalconverter,ADC,A/DorAtoD），它將真實世界產生的模擬信號（如溫度、壓力、聲音、指紋或者圖像等）轉換成更容易處理的數字形式。
模數轉換器經歷了幾十年的發展，產品不斷革新，目前種類多樣，常見的有逼近型（SAR）、Flash、流水線型（pipelined）、∑-Δ型ADC等多個種類。其中逼近型、積分型、壓頻變換型等主要應用在對于速度和進度要求相對較低的智能儀器中，分級型和流水線型主要應用在高速數據采集和通訊技術領域，脈動型和折疊型應用在廣播衛星，∑-Δ型ADC應用在高精度數據采集的多媒體、地震勘探儀器、數字音響等領域。
ADC屬于模擬芯片中難度最高的一部分，被稱為模擬電路皇冠上的掌上明珠。
ADC國內外發展現狀
ADC屬于模擬芯片中信號鏈芯片的一種，且從細分的子產品的角度來看，ADC是市場規模較大的最主要信號鏈產品之一，ADC/DAC市場規模占模擬電路市場份額比例達15%。受益于較長的生命周期和較分散的應用場景，其技術隨著下游應用如人工智能、信息通信、汽車電子等新興領域的發展一同演進。
當前ADC芯片的主要下游需求為通信設備領域（35%以上）、汽車電子（22%）、工業（20%）、消費電子（10%）。消費電子市場屬于低端ADC芯片，而高端芯片的市場包括有線/無線通信、汽車電子、軍工、工業、航空航天、醫療儀器等等。據Databeans統計，高端ADC芯片的單價是低端ADC芯片的數倍，高速率ADC占總出貨量不到10%，但是卻占據了行業接近50%的銷售額。
未來幾年支撐ADC芯片增長的主要驅動因素是5G、人工智能、物聯網、汽車電子等新興領域，這些領域所需的產品或技術對信號處理的需求（包括速度、精度、噪音等）增長迅速，在2019年全球模數轉換器芯片市場規模已經達到38億美元，預計到2023年全球模數轉換器芯片市場規模將達到50億美元，行業發展潛力較大。
全球智能汽車銷量的快速增長，預測2024年全球汽車半導體的市場將達428.3億美元。汽車的電動化、智能化使得單車對電源管理IC和信號鏈IC的需求量大幅增長，預計2024年車規級模擬芯片的市場份額將達76.4億美元、在汽車芯片中的占比也將由2020年的14.65%增長至17.84%。
參考中國聯通5G/4G密度比，未來我國5G宏基站建設總數至少在800萬臺以上，并且單個5G基站的ADC芯片使用就高達兩位數。5G基站需要性能在250Msps-1Gsps、14-16bit區間的ADC芯片。根據TI公司官網的產品列表顯示，符合性能條件的ADC芯片最低單價約11美元，最高可達65美元，以保守數據每個5G基站需要10個ADC芯片、每個芯片11美元進行計算，5G基站建設帶來至少8.8億美元的增量市場。
目前國際上ADC/DAC市場份額分別被ADI、TI、MAXIM、MICROCHIP等國外企業獨占，其中，ADI市占率約為58%，TI占比約為25%，MAXIM占7%，MICROCHIP占3%，難覓國內企業身影。這些歐美的大型模擬集成電路供應商采用IDM的經營模式，從芯片的設計、制造、封測到銷售都自主可控，形成全產業鏈覆蓋；可以在協同優化的同時，獲取各環節的商業價值。
隨著國內電子產業的快速發展，以及政策加速國產替代的趨勢下，我國ADC行業也得到了快速發展，目前如芯海科技等國內廠家在高精度ADC領域一定程度上實現了國產替代。受2019年TI、ADI等歐美企業限制向華為等中國企業供貨，加速我國模數轉換器芯片行業發展，未來我國ADC行業將向高端化方向發展。
詳解ADC內部重要技術及架構
比較器是很多ADC架構中關鍵的一環，一個性能卓越的比較器在能效和魯棒性上都具有很好的表現，具體而言比較器需要通過電流再利用，減小漏電，更好的動態偏置和預放大增益來提高能效利用，在魯棒性上著重注意共模電平的變化。唐希源博士的論文[X.Tang,VLSI,2019]，提出了一款非常優越的低功耗比較器結構，擁有上述所有提到的優點，其結構如下所示。
唐希源等人通過引入浮動逆變放大器（FIA），進一步提高了能效。它采用了自然實現電流重用的CMOS輸入級，通過使用浮動存儲電容器為FIA供電，可以提供恒定的輸出共模電壓，從而延長預放大時間并增加增益。它還避免了負載電容器的共模放電，從而節省了大量能源。此外，電容器隔離功率使放大對輸入共模電壓和PVT變化不敏感。儲能電容器還提供了動態偏置，從而增強了前置放大器gm/ID。結合所有這些優點，它實現了一個高效的動態比較器，與Arm strong鎖存器相比，其能效提高了7倍以上，FoM值僅有2.07nJ*uV2。傳統前置放大器具有速度快、結構簡單等優點，目前仍在廣泛應用。當以節能應用為目標時，FIA同時提供高增益、高能效和魯棒性，是一個很有前途的選擇。
SAR
SAR ADC因其工作原理為內部模擬信號經過多個時鐘周期，逐漸接近輸入值的結構而得名。其中包括用于削減輸入信號的開關電容陣列，進行二分判斷的比較器、電壓參考電路、SAR邏輯控制器、子時鐘單元和非理想因素邏輯校準等結構。SAR ADC的基本原理是利用二分法，每次進行信號和參考電平的大小判斷，用判斷結果改變下一次開關電容陣列的邏輯，將輸入信號有順序的削減，然后下一次與更小范圍的參考電平比較，從高到低試探性逼近信號所在數字量化的位區間。
除了設計節能比較器外，還可以利用SAR ADC的架構級特性來降低比較器的總功耗。對于N位SAR ADC，其比較器需要觸發N次，但不同比較的噪聲要求不同。對于較小的比較器輸入，比較器噪聲需要較低，以確保正確的決策。然而對于較大的輸入，比較器噪聲要求可以顯著放寬，同時仍能產生正確的決策。在N次比較中，比較器輸入僅小于LSB /2一次。對于所有其他比較，可以放寬噪音要求以節省能源。然而，挑戰在于，我們不知道關鍵決策何時發生，因為它取決于未知的輸入。研究人員開發了幾種技術來解決這一問題。
一種解決方案是確定這個關鍵的比較周期，并相應地降低其噪聲。Harpe等人采用判斷電路，通過將決策時間與預設計時器進行比較來確定關鍵比較周期。一旦確定了關鍵周期，它將多次重復決策并采用多數結果，從而有效地降低了比較器噪聲。等效地，它將比較器重新配置為低噪聲模式，以進行關鍵決策。以12位SAR轉換為例，5次多數表決將總輸入參考噪聲從0.95 LSB降低到0.66 LSB，SAR功率增加33%。為了實現相同的性能，傳統的模擬縮放需要將比較器功耗增加300%（4×功耗，2×降噪）。然而，與其他時域操作一樣，關鍵比較判斷器也會受到PVT變化的影響，需要校準。
另一種被廣泛采用的解決方案是在SAR搜索算法中提供冗余，這使得早期決策中的錯誤可以在以后得到糾正。通過杠桿作用冗余，它可以容忍轉換過程中的各種錯誤，如比較器噪聲和DAC設置誤差/噪聲，只要它們在以下冗余范圍內，它將關鍵比較等效地重新定位到LSB決策。Giannini等人將冗余與雙比較器架構相結合，如下圖所示。
包括冗余位在內的最后兩位判決采用低噪聲比較器以確保轉換精度，而之前的（N? 1） 轉換依靠高噪聲但低功耗的比較器來節省能源。精細比較器的輸入參考噪聲設計為低功耗比較器的一半。粗略估計表明，低噪聲比較器的功耗是低功耗比較器的4倍。與常規設計相比，所有N個判決都需要低噪聲比較器，這項工作只需啟動兩次，從而將9位SAR ADC中的比較器總功率降低約55%。然而，它受到兩個比較器之間偏移量不匹配的影響，必須進行校準。還可以提供大量冗余來糾正偏移不匹配。然而，需要在更重要的位中提供大冗余，這增加了低噪聲比較的數量，并導致低能效。
為了減少比較器偏移不匹配，Harpe等人報告了一種負載切換比較器，其負載電容器可以重新配置，以在低噪聲和低功率模式之間切換。通過在兩種模式之間共享比較器輸入晶體管，偏移失配大大減少。因此，它可以通過LSB提供的小冗余進行校正，并且不需要偏移校準。
Pipelined
Pipelined型ADC因其系統由多級子流水線電路交替工作，每一級流水線級包含MDAC和子ADC小模塊，其中MDAC是pipelined結構的核心單元。系統由半周期采樣，半周期放大轉換的兩相不交疊時鐘驅動，相鄰兩級流水線級交替采樣和放大，實現逐級量化。在很多高精度pipelined ADC中，增益誤差和非線性等誤差往往制約ADC的精度，因而各類校準模塊是其性能提高的關鍵部分。
與SAR型結構相比，pipelined型結構具有速度快，精度高的優勢，同時也有電路復雜，功耗高的缺陷。因此，pipelined型結構一般適合于對功耗不敏感的高速中高精度應用場景。
pipelined－SAR型ADC
考慮pipelined結構速度快、功耗高，而SAR結構速度低、功耗低等特點，在近些年研究中，兩者的優勢結合的pipelined－SAR結構被提出和大量采用。兩步式pipelined－SAR是最常見的實現方式，其包含兩級SAR結構和一個多倍放大器的中間級，可以看作將流水線MDAC結構的flash子ADC小模塊改進為SAR結構，并且提升MDAC的量化位數，同時將后端的子流水線全部用SAR結構替代。與pipelined結構一樣，放大器會帶來較大的諧波失真，因此pipelined－SAR校準側重于放大器增益誤差和非線性誤差的校準。
pipelined－SAR結構具有折衷的轉換率和相對較低的功耗開銷。目前在利用優值作為ADC的結構優劣的評價系統情況，pipelined－SAR型的性能在幾類結構中FOM值相比較好，也是近年來時間交織架構下研究的熱門方向。
VCO ADC
VCO ADC是近幾年來提出的一種新型ADC結構。其核心是利用VCO的電壓能夠改變其振蕩頻率的特點，把模擬信號首先轉換成時間信號，再通過把時間信號轉換成數字信號，完成模擬－時間－數字的轉換。
壓控振蕩器ADC與其他傳統模擬ADC相比，具有功耗低、面積小，響應速度快的特點，可適用于G Hz以上采樣率的高速及超高速ADC設計。然而，由于輸出頻率與輸入電壓間的非線性關系，量化的線性優化或校準通常是設計的難點。而且相比于其他幾種結構，計數時鐘的抖動、模塊單元的失配對性能的影響也較為突出，盡管如此，利用VCO替代傳統ADC模塊的改進設計依然是研究的熱門問題。
總結
隨著移動物聯網、5G、生物電子醫療、自動駕駛等技術的發展，信號處理在各領域所處的地位愈加重要，處于傳感器終端的模數轉換器芯片重要性不言而喻，對模數轉換器ADC的性能要求也日益增高。但目前國內做ADC的企業相對其他芯片企業仍然較少。
隨著祖國的日益強盛，科技水平逐步提高，在中國大力推動半導體產業發展的情況下，未來中國一定可以在高精尖ADC領域有一塊屬于自己的立足之地。
